2.1 与或逻辑 (AND-OR Logic)#

与或逻辑是最基础、最直接的组合逻辑形式之一。

• 结构: 它是一个两级逻辑结构，第一级是多个 与门(AND)，第二级是一个 或门(OR)。
• 功能: 这种结构直接实现了 SOP (积之和) 形式的布尔表达式。每一个与门对应一个乘积项，或门将这些乘积项相加。
• 示例: Y = A'B'C' + A'BC' + ABC'
  • 这个表达式有三个乘积项（minterm）：A'B'C', A'BC', 和 ABC'。
  • 在电路实现中，我们需要三个三输入的与门来分别实现这三个乘积项。
  • 然后，将这三个与门的输出连接到一个三输入的或门，最终得到输出 Y。

2.2 与或逻辑实例：液位监控电路#

• 问题描述: 有三个化学储罐（A, B, C），每个储罐都配有一个液位传感器。当液位低于某个特定点时，传感器输出 高电平 (HIGH/1)。请设计一个电路，当 任意两个 储罐的液位低于特定点时，点亮一个低液位指示灯。

• 设计思路:

  1. 定义输入和输出:
     • 输入: A, B, C (来自三个传感器的信号)。1表示液位低。
     • 输出: Y (低液位指示灯)。1表示点亮。
  2. 构建真值表: 我们需要找出所有满足“任意两个或三个储罐液位低”的输入组合。 | A | B | C | Y (指示灯) | 说明 | | :--- | :--- | :--- | :--- | :---------------------------------- | | 0 | 0 | 0 | 0 | 0个储罐液位低 | | 0 | 0 | 1 | 0 | 1个储罐液位低 | | 0 | 1 | 0 | 0 | 1个储罐液位低 | | 0 | 1 | 1 | 1 | A和B液位低 | | 1 | 0 | 0 | 0 | 1个储罐液位低 | | 1 | 0 | 1 | 1 | A和C液位低 | | 1 | 1 | 0 | 1 | B和C液位低 | | 1 | 1 | 1 | 1 | 三个储罐液位低 |
  3. 写出SOP表达式: 从真值表中找出所有 Y=1 的行，写出对应的乘积项并相加。 Y = A'BC + AB'C + ABC' + ABC
  4. 化简表达式 (可选，但推荐): 使用布尔代数或卡诺图可以化简此表达式： Y = BC(A' + A) + AC(B' + B) + AB(C' + C) … (重复项) 更简单的化简：Y = BC + AC + AB
  5. 绘制电路图: 根据化简后的表达式 Y = AB + AC + BC，我们可以用三个双输入与门和一个三输入或门来实现该电路。

2.3 与或非逻辑 (AND-OR-Invert Logic)#

这是一种与“与或逻辑”密切相关的结构，在集成电路设计中非常常见。

• 结构: 在一个标准的“与或逻辑”电路的输出端增加一个 非门(Inverter)。
• 功能: 它实现了对SOP表达式的“取反”操作。根据德摩根定律，这个结果等效于一个 POS (和之积) 形式。
• 示例: Y = (AB + CD)'
  • 电路首先通过两个与门计算 AB 和 CD。
  • 然后通过一个或门计算 AB + CD。
  • 最后通过一个非门得到最终结果 Y = (AB + CD)'。
  • 根据德摩根定律，Y = (AB)' · (CD)' = (A' + B') · (C' + D')。这个最终形式就是一个POS形式，说明了与或非逻辑与POS形式的内在联系。

2.4 异或 (Exclusive-OR / XOR) 逻辑#

异或门是一种非常有用的基本逻辑门。

• 功能: 当两个输入 不相同时，输出为1；当两个输入 相同时，输出为0。可以理解为“不同为1，相同为0”。
• 布尔表达式: X = A'B + AB'
• 符号: X = A ⊕ B
• 真值表: | A | B | X | | :--- | :--- | :--- | | 0 | 0 | 0 | | 0 | 1 | 1 | | 1 | 0 | 1 | | 1 | 1 | 0 |

2.5 同或 (Exclusive-NOR / XNOR) 逻辑#

同或逻辑与异或逻辑正好相反。

• 功能: 当两个输入 相同时，输出为1；当两个输入 不相同时，输出为0。可以理解为“相同为1，不同为0”，因此也叫“等价门”。
• 布尔表达式: X = AB + A'B'
• 推导: 它是异或的取反，即 X = (A ⊕ B)' = (A'B + AB')'。
  • 使用德摩根定律: (A'B)' · (AB')' = (A + B') · (A' + B)
  • 展开: AA' + AB + B'A' + B'B = 0 + AB + A'B' + 0 = AB + A'B'
• 真值表: | A | B | X | | :--- | :--- | :--- | | 0 | 0 | 1 | | 0 | 1 | 0 | | 1 | 0 | 0 | | 1 | 1 | 1 |

3.1 偶校验 (Even Parity)#

偶校验的规则是：为一个给定的数据位串（data bits）附加一个 校验位(parity bit)，使得整个码字（数据位+校验位）中”1”的总数是 偶数。

• 2位偶校验:
  • 数据位: A, B
  • 校验位: X
  • 规则: 如果 A 和 B 中”1”的个数是奇数，则 X=1；如果是偶数，则 X=0。
  • 观察真值表可以发现，这与 异或(XOR) 门的逻辑完全相同。X = A ⊕ B。

3.2 3位偶校验码生成器#

对于一个3位的数据码（A, B, C），偶校验位的生成逻辑是所有数据位的异或。

• 表达式: X = A ⊕ B ⊕ C
• 电路实现: 可以通过串联两个异或门来实现。第一个门计算 A ⊕ B，其结果再与 C 进行异或。

3.3 4位及更多位的偶校验#

这个原理可以推广到任意位数。一个n位数据的偶校验位 P 是所有数据位 A₀, A₁, ..., Aₙ₋₁ 的异或总和。 P = A₀ ⊕ A₁ ⊕ ... ⊕ Aₙ₋₁

3.4 偶校验检验器 (Parity Checker)#

接收端如何使用校验位来检测错误？

• 原理: 将接收到的所有位（包括数据位和校验位）全部进行异或运算。
• 无错误: 如果没有发生错误，接收到的码字中”1”的个数应为偶数，因此所有位的异或结果将是 0。
• 有错误: 如果在传输过程中有一个位发生了翻转（0变1或1变0），则”1”的总数将变为奇数，所有位的异或结果将是 1，表示检测到错误。
• 电路: 一个n位数据+1位校验位的检验器，就是一个 (n+1) 输入的异或电路。其输出为1时，表示有错误。

注意: 奇偶校验只能检测到奇数个位的错误。如果同时有两个位发生错误，它将无法检测出来。

4.1 从表达式到电路#

这是一个直接的翻译过程。

• 示例: X = AB + CDE
  1. AB 对应一个双输入与门。
  2. CDE 对应一个三输入与门。
  3. 中间的 + 对应一个或门，将上述两个与门的输出连接起来。

4.2 从真值表到电路#

这是一个标准的SOP设计流程。

1. 在真值表中找出所有输出为1的行。
2. 为每一行写出其对应的 最小项（minterm），即一个包含了所有输入变量的乘积项。
3. 将所有这些最小项用“或”运算连接起来，就得到了电路的SOP表达式。
4. 根据SOP表达式画出“与或逻辑”电路。

4.3 化简实例#

实例1: “恰好三个1”检测电路

• 问题: 设计一个四输入电路，当且仅当输入中恰好有三个为1时，输出为1。
• 解法:
  1. 列出所有满足条件的输入组合: (0,1,1,1), (1,0,1,1), (1,1,0,1), (1,1,1,0)。
  2. 写出对应的SOP表达式: X = A'BCD + AB'CD + ABC'D + ABCD'。
  3. 这个表达式已经是最简SOP形式，无法再用卡诺图或布尔代数化简。
  4. 根据表达式画出电路图：四个四输入与门和一个四输入或门。

实例2 & 3: 电路化简

• 重要提示: PPT第18、19页的示例中，电路图、布尔表达式和卡诺图之间存在 不一致。这在教学材料中偶有发生。作为一个好的学习者，关键是掌握化简的方法，而不是死记硬背某个错误的例子。

• 正确的化简流程:

  1. 从电路图推导表达式: 仔细分析给定的电路图，写出其对应的原始布尔表达式。
  2. 化简表达式:
     • 代数化简法: 应用布尔代数公理和定理，如 A+AB=A，A+A'=1 等，一步步消去多余的项和变量。
     • 卡诺图法: 将表达式填入卡诺图，通过圈出相邻的“1”（或无关项“X”）来找到最简的积之和（SOP）或和之积（POS）形式。
  3. 画出最简电路: 根据化简后的表达式，绘制新的、更简单的电路图。

4.4 实例4：优先电路 (Priority Circuit)#

• 功能: 优先电路有多个输入，但只响应 优先级最高 的有效输入。
• 示例: 一个4输入优先电路 (A₃, A₂, A₁, A₀)，其中A₃优先级最高，A₀最低。输出Y₃, Y₂, Y₁, Y₀表示哪个输入被响应。
• 逻辑:
  • 如果 A₃=1，则输出响应A₃ (Y₃=1)，并忽略其他所有输入。
  • 如果 A₃=0 且 A₂=1，则输出响应A₂ (Y₂=1)，并忽略A₁和A₀。
  • 以此类推。
• 利用无关项化简:
  • Y₃ 的逻辑很简单：Y₃ = A₃。
  • Y₂ 的逻辑是：A₂必须为1，且所有比它优先级高的输入（即A₃）必须为0。所以 Y₂ = A₃'A₂。
  • Y₁ 的逻辑是：A₁为1，且A₃和A₂都为0。所以 Y₁ = A₃'A₂'A₁。
  • Y₀ 的逻辑是：A₀为1，且A₃, A₂, A₁都为0。所以 Y₀ = A₃'A₂'A₁'A₀。
  • 在构建真值表时，例如，只要A₃=1，A₂, A₁, A₀的值就是 无关项 (Don’t Cares)，这可以极大地简化电路设计。

5.1 与非门 (NAND) 的通用性#

• 实现 非 (NOT): 将与非门的两个输入连在一起。 (A · A)' = A'。
• 实现 与 (AND): 在一个与非门的输出端再接一个与非门（作为反相器）。((A · B)')' = A · B。
• 实现 或 (OR): 使用德摩根定律。(A' · B')' = A'' + B'' = A + B。电路实现为：先用两个与非门分别得到A’和B’，再将它们输入到第三个与非门。
• 实现 或非 (NOR): 在上述“或”电路的输出端再加一个与非门（作为反相器）。

5.2 或非门 (NOR) 的通用性#

• 实现 非 (NOT): 将或非门的两个输入连在一起。(A + A)' = A'。
• 实现 或 (OR): 在一个或非门的输出端再接一个或非门（作为反相器）。((A + B)')' = A + B。
• 实现 与 (AND): 使用德摩根定律。(A' + B')' = A'' · B'' = A · B。电路实现为：先用两个或非门分别得到A’和B’，再将它们输入到第三个或非门。
• 实现 与非 (NAND): 在上述“与”电路的输出端再加一个或非门（作为反相器）。